Sa digital electronics , ang isang Latch ay isang uri ng a circuit ng lohika , at kilala rin ito bilang a bistable-multivibrator . Sapagkat mayroon itong dalawang matatag na estado kabilang ang aktibo mataas pati na rin ang aktibo mababa. Gumagana ito tulad ng isang imbakan aparato sa pamamagitan ng paghawak ng data sa pamamagitan ng isang linya ng feedback. Nag-iimbak ito ng 1-bit ng data hangga't ang kagamitan ay naisasaaktibo. Kapag naipahayag na ang paganahin ay agad na mababago ng latch ang nakaimbak na data. Patuloy nitong sinusubukan ang mga input sa sandaling paganahin ang signal ay naaktibo. Ang pagtatrabaho ng mga circuit na ito ay maaaring gawin sa 2-estado batay sa paganahin ang senyas na mataas o mababa. Kapag ang latch circuit ay nasa isang aktibong mataas na estado, pagkatapos ay pareho ang i / ps ay mababa. Katulad nito, kapag ang latch circuit ay pagkatapos ay isang aktibong mababang estado, pagkatapos ay pareho ang i / ps ay mataas.
Iba't ibang Mga Uri ng Latches
Ang mga latches ay maaaring maiuri sa iba't ibang uri na kasama ang SR Latch, Gated S-R Latch , D aldaba , Gated D Latch, JK Latch, at T Latch.
SR Latch
Isang Ang latch ng SR (Set / Reset) ay isang asynchronous na patakaran ng pamahalaan, at gumagana ito nang magkahiwalay para sa mga signal ng kontrol sa pamamagitan ng nakasalalay sa mga S-state at R-input. Ang SR-latch gamit ang 2-NOR gate na may koneksyon sa cross loop ay ipinakita sa ibaba. Ang mga latches na ito ay maaaring binuo kasama Mga pintuang NAND gayunpaman, ang dalawang mga input ay ipinagpapalit pati na rin ang nakansela. Kaya't tinawag ito bilang SR'-latch.
SR Latch
Tuwing ang isang mataas na input ay ibinibigay sa S-line ng aldaba, pagkatapos ay ang output Q ay mataas. Sa proseso ng feedback, ang output Q ay mananatiling mataas, kapag ang S-input ay bumababa nang isang beses pa. Sa ganitong paraan, gumagana ang aldaba bilang isang memorya ng aparato.
Pare-pareho, ang isang mataas na input ay ibinibigay sa R-line ng aldaba, pagkatapos ay ang output ng Q ay bumababa (at Q 'mataas), pagkatapos ang memorya ng aldaba ay mabisang i-reset. Kapag ang parehong mga input ng aldaba ay mababa, pagkatapos ay mananatili ito sa naunang itinakdang estado o i-reset ang estado. Ang talahanayan ng paglipat ng estado o talahanayan ng katotohanan ng SR aldaba ay ipinapakita sa ibaba.
| S | R | Q | Q ’ |
| 0 | 0 | Latch | Latch |
0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
Kapag ang parehong mga input ay mataas nang sabay-sabay, may problema: sasabihin ito sa kasabay na pagbuo ng isang mataas na Q & low Q. Nagbubuo ito ng isang kundisyon ng lahi sa circuit alinman sa flip flop ay nakakamit ng isang bagay sa pagbabago na unang tutugon sa iba pa at idedeklara mismo . Mas mabuti, pareho Logic gate ay pantay at ang aparato ay nasa isang hindi natukoy na kondisyon para sa isang hindi natukoy na yugto.
Gated SR Latch
Sa ilang mga kaso, maaaring maging popular na mag-order kapag ang latch ay maaari at hindi maaaring mag-aldado. Ang simpleng extension ng isang Latch ng SR ay walang anuman kundi a gated SR aldaba . Nagbibigay ito ng isang linya na Paganahin na dapat na hinimok ng mataas bago ma-latched ang impormasyon. Bagaman kinakailangan ang isang linya ng kontrol, ang trangka ay hindi magkasabay dahil sa mga input na maaaring baguhin ang output kahit na sa gitna ng isang paganahin ang pulso.
Gated SR Latch
Kapag ang input ng isang Paganahin ay mababa, ang o / ps mula sa mga pintuan ay dapat ding mas mababa, samakatuwid ang mga output ng Q & Q ay mananatiling naka-latched patungo sa naunang impormasyon. Lamang kapag ang paganahin ang i / p ay mataas ay maaaring baguhin ang posisyon ng aldaba, tulad ng ipinapakita sa tabular form. Tulad ng nakasaad na linya na paganahin, ang isang gated SR-latch ay pantay sa proseso patungo sa isang SR aldaba. Minsan, ang isang linya ng paganahin ay isang senyas ng CLK gayunpaman, ito ay isang basahin / isulat na strobo.
CLK | S | R | Q (t + 1) |
0 | X | X | Q (t) (walang pagbabago) |
| 1 | 0 | 0 | Q (t) (walang pagbabago) |
1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
1 | 1 | 1 | X |
D Latch
Ang latch ng data ay isang madaling pagpapalawak sa gated SR-latch na nagtatanggal ng pagkakataon na hindi katanggap-tanggap na mga estado ng pag-input. Dahil ang gated SR latch ay nagbibigay-daan sa amin na i-fasten ang output nang hindi gumagamit ng mga input ng S o R, maaari nating alisin ang isa sa i / ps sa pamamagitan ng pagmamaneho ng parehong mga input na may isang kabaligtaran na driver. Tinatanggal namin ang isang input at awtomatiko itong ginagawa sa tapat ng natitirang input.
D Latch
Ang D-latch ay naglalabas ng input ng D kapag ang Enable line ay mataas, kung hindi man, ang output ay anuman ang input ng D tuwing ang Enable input ay huling mataas. Ito ang dahilan na ito ay kilala bilang isang transparent na aldaba. Kapag nakasaad ang Paganahin, kung gayon ang trangka ay tinatawag bilang transparent at signal na kumalat nang diretso sa pamamagitan nito dahil kung wala ito.
AY | D | Q | Q ’ |
0 | 0 | Latch | Latch |
0 | 1 | Latch | Latch |
1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Gated D Latch
SA gated D aldaba ay dinisenyo lamang sa pamamagitan ng pagbabago ng isang gated SR-latch, at ang tanging pagbabago sa gated SR-latch ay ang input R ay dapat na mabago upang baligtarin ang S. Ang gated latch ay hindi maaaring mabuo mula sa SR-latch gamit ang NOR ay ipinapakita sa ibaba.
Gated D Latch
Sa tuwing ang CLK kung hindi man ay pinagana ay mataas, ang o / p latches anumang bagay ay sa input ng D. Gayundin kapag ang CLK ay mababa, pagkatapos ay ang D i / p para sa huling paganahin ang mataas ay ang output.
CLK | D | Q (t + 1) |
| 0 | X | Q (t) |
1 | 0 | 0 |
| 1 | 1 | 1 |
Ang circuit ng aldaba ay hindi sa lahat makaranas ng isang estado ng Lahi dahil sa ang tanging D input ay baligtad upang mag-alok sa parehong mga input. Samakatuwid, walang posibilidad para sa katulad na estado ng pag-input. Sa gayon ang circuit ng D-latch ay maaaring ligtas na magamit sa maraming mga circuit.
JK Latch
Ang pareho JK aldaba , pati na rin ang RS latch, ay pareho. Ang aldaba na ito ay binubuo ng dalawang mga input na katulad ng J at K na ipinapakita sa sumusunod na diagram ng gate ng lohika. Sa ganitong uri ng aldaba, ang hindi malinaw na estado ay tinanggal dito. Kapag ang mga input ng JK latch ay mataas, ang output ay mai-toggle. Ang pagkakaiba lamang na maaari nating obserbahan dito ay ang feedback ng output patungo sa mga input, na wala sa RS-latch.
JK Latch
T Latch
Ang T aldaba maaaring mabuo tuwing ang JK input ng aldaba ay igsi. Ang pag-andar ng T Latch ay magiging katulad nito kapag ang input ng aldaba ay mataas, at pagkatapos ay i-toggle ang output.
T Latch
Mga kalamangan ng Latches
Ang kalamangan ng latches isama ang sumusunod.
- Ang pagdidisenyo ng mga latches ay napaka-kakayahang umangkop kapag ihinahambing namin sa Mga FF (flip-flop)
- Ang mga latches ay gumagamit ng mas kaunting lakas.
- Ang pagganap ng aldaba sa disenyo ng high-speed circuit ay mabilis sapagkat ang mga ito ay hindi magkakasabay sa loob ng disenyo at hindi na kailangan ng CLK signal.
- Ang hugis ng aldaba ay napakaliit at sumasakop sa mas kaunting lugar
- Kung ang pagpapatakbo ng latch based circuit ay hindi natapos sa isang takdang oras, hiniram nila ang kinakailangang oras mula sa iba pa upang makumpleto ang operasyon
- Ang mga latches ay nagbibigay ng agresibong orasan kapag naiiba flip-flop circuit .
Mga Dehadong pakinabang ng Latches
Ang mga kawalan ng latches isama ang sumusunod.
- Magkakaroon ng isang pagkakataon na makaapekto sa kundisyon ng lahi, kaya hindi gaanong inaasahan ang mga ito.
- Kapag ang isang aldaba ay sensitibo sa antas, pagkatapos ay mayroong isang pagkakataon ng meta-katatagan.
- Ang pag-aralan ang circuit ay mahirap dahil sa pag-aari ng antas na sensitibo.
- Ang circuit ay maaaring masubukan sa pamamagitan ng paggamit ng isang karagdagang programa ng CAD
Paglalapat ng Latches
Ang mga aplikasyon ng latches isama ang sumusunod.
- Pangkalahatan, ginagamit ang mga latches upang mapanatili ang mga kundisyon ng mga piraso upang ma-encode ang mga binary na numero
- Ang mga latches ay solong elemento ng pag-iimbak na malawak na ginagamit sa computing pati na rin ang imbakan ng data.
- Ginagamit ang mga latches sa mga circuit tulad ng power gating at orasan bilang isang storage device.
- Nalalapat ang mga d latches para sa mga asynchronous na system tulad ng mga input o output port.
- Ginagamit ang mga data latches sa magkasabay na dalawang-yugto na system para sa pagbawas ng bilang ng pagbibiyahe.
Kaya, ito ay tungkol sa isang pangkalahatang-ideya ng mga latches. Ito ang mga bloke ng gusali para sa sunud-sunod na mga circuit . Ang pagdidisenyo nito ay maaaring gawin gamit ang mga pintuang-daan. Ang operasyon nito higit sa lahat ay nakasalalay sa pag-input ng isang paganahin ang pagpapaandar. Narito ang isang katanungan para sa iyo, ano ang dalawang nagtatrabaho estado ng latches?
