Panimula sa Mga counter - Mga uri ng counter

Subukan Ang Aming Instrumento Para Sa Pagtanggal Ng Mga Problema





Ang Counter ay isang digital na aparato at ang output ng counter ay nagsasama ng isang paunang natukoy na estado batay sa mga application ng pulso na orasan. Ang output ng maaaring gamitin ang counter sa bilangin ang bilang ng mga pulso. Pangkalahatan, ang mga counter ay binubuo ng isang flip-flop na pag-aayos na maaaring maging kasabay na counter o asynchronous counter. Sa kasabay na counter, isang orasan lamang i / p ang ibinibigay sa lahat ng mga flip-flop, samantalang sa asynchronous counter, ang o / p ng flip flop ay ang signal ng orasan mula sa malapit. Ang mga aplikasyon ng ang microcontroller kailangan ng pagbibilang ng mga panlabas na kaganapan tulad ng eksaktong pagbuo ng pagkaantala ng panloob na oras at ang dalas ng mga tren ng pulso. Ang mga kaganapang ito ay madalas na ginagamit sa mga digital system at computer. Ang parehong mga kaganapang ito ay maaaring maipatupad ng mga diskarte sa software, ngunit ang mga loop ng software para sa pagbibilang ay hindi magbibigay ng eksaktong resulta ng bahagyang mas mahalagang mga pag-andar ay hindi tapos. Ang mga problemang ito ay maaaring maitama ng mga timer at counter sa mga microcontroller na ginagamit bilang mga nakakagambala.

Mga counter

Mga counter



Mga uri ng counter

Ang mga counter ay maaaring ikinategorya sa iba't ibang mga uri ayon sa paraan ng pag-orasan sa mga ito. Sila ay


  • Mga Asynchronous na Counter
  • Mga Kasabay na Counter
  • Mga Asynchronous Decade Counter
  • Mga Kasabay na Counter ng Dekada
  • Mga Asynchronous Up-Down Counter
  • Mga Kasabay na Up-Down na Counter

Para sa mas mahusay na pag-unawa sa ganitong uri ng mga counter, narito tinatalakay namin ang ilan sa mga counter.



Mga Asynchronous na Counter

Ang diagram ng isang 2-bit asynchronous counter ay ipinapakita sa ibaba. Ang panlabas na orasan ay konektado sa orasan i / p ng FF0 (unang flip-flop) lamang. Kaya, binabago ng FF na ito ang estado sa bumababang gilid ng bawat pulso ng orasan, ngunit ang FF1 ay nagbabago lamang kapag naaktibo ng bumababang gilid ng Q o / p ng FF0. Dahil sa integral na pagkaantala ng paglaganap sa pamamagitan ng isang FF, ang pagbabago ng i / p na pulso ng orasan at isang pagbabago ng Q o / p ng FF0 ay hindi maaaring mangyari nang eksakto sa parehong oras. Kaya, ang FF's ay hindi maaaring buhayin nang sabay-sabay, na bumubuo ng isang hindi magkasabay na operasyon.

Mga Asynchronous na Counter

Mga Asynchronous na Counter

Tandaan na para sa kadalian, ang mga pagbabago ng Q0, Q1 & CLK sa nasa itaas na diagram ay ipinapakita bilang kasabay, kahit na ito ay isang asynchronous counter. Sa totoo lang, mayroong isang maliit na pagkaantala b / n ng mga pagbabago sa Q0, Q1 at CLK.

Pangkalahatan, ang lahat ng CLEAR i / ps ay konektado nang magkasama, kaya bago magsimula ang pagbibilang pagkatapos na ang isang solong pulso ay maaaring i-clear ang lahat ng mga FF. Ang pulso ng orasan na ipinakain sa FF0 ay pinagsama sa mga bagong counter pagkatapos ng pagkaantala ng paglaganap, tulad ng isang ripple sa tubig, kaya't ang term na Ripple Counter.


Ang circuit diagram ng two bit ripple counter ay may kasamang apat na magkakaibang estado, bawat isa na binubuo ng isang bilang ng halaga. Gayundin, ang isang counter na may n FFs ay maaaring magkaroon ng 2N na estado. Ang bilang ng mga estado sa isang counter ay tinatawag bilang mod number nito. Samakatuwid ang isang dalawang-bit na counter ay isang mod-4 counter.

Mga Asynchronous Decade Counter

Sa nakaraang counter magkaroon ng 2n estado. Ngunit, ang mga counter na may mga estado na mas mababa sa 2n ay posible rin. Ang mga ito ay dinisenyo upang magkaroon ng hindi. ng mga estado sa kanilang serye. Ang mga ito ay tinatawag na pinaikling pagkakasunud-sunod na nagagawa sa pamamagitan ng pagmamaneho ng counter upang mag-recycle bago dumaan sa lahat ng mga estado nito. Ang isang karaniwang modulus para sa mga counter na may pinaikling pagkakasunud-sunod ay 10. Ang isang counter na may 10-estado sa serye nito ay tinatawag na isang dekada na counter. Ang ipinatupad na dekada na counter circuit ay ibinigay sa ibaba.

Asynchronous Decade Counter Circuit Diagram

Asynchronous Decade Counter Circuit Diagram

Kapag ang counter ay binibilang hanggang sampu, pagkatapos ang lahat ng mga FF ay malilinaw. Pansinin na ang Q1 at Q3 lamang ang parehong ginagamit upang mai-decode ang bilang ng 10, na tinatawag na bahagyang pag-decode. Sa parehong oras ang isa sa iba pang mga estado mula 0-9 ay may parehong Q1 at Q3 ay magiging mataas. Ang serye ng dekadang counter table ay ibinibigay sa ibaba.

Pagsunud-sunod ng Counter ng Dekada

Pagsunud-sunod ng Counter ng Dekada

Mga Asynchronous Up-Down Counter

Sa mga partikular na application, ang isang counter ay dapat may kakayahang bilangin ang parehong pataas at pababa. Ang circuit sa ibaba ay isang tatlong medyo pataas at pababang counter, na binibilang UP o Pababa batay sa katayuan ng signal signal. Kapag ang UP i / p ay nasa 1 at ang DOWN i / p ay nasa 0, ang NAND gate sa pagitan ng FF0 & FF1 ay magpaparada ng hindi inverted o / p (Q) ng flip flop (FF0) sa orasan i / p ng flip flop (FF1). Gayundin, ang di-baligtad na o / p ng Flip Flop1 ay buburahan sa kabilang pintuang NAND papunta sa orasan i / p ng flip-flop2. Samakatuwid ang counter ay bibilangin.

Hindi magkakasunod na Up-Down Counter Circuit Diagram

Hindi magkakasunod na Up-Down Counter Circuit Diagram

Kapag ang control i / p (UP) ay nasa 0 & Down ay nasa 1, ang baligtad na o / ps ng flip-flop0 (FF0) at flip-flop1 (FF) ay naka-gate sa orasan na i / ps ng FF1 at FF2 nang magkahiwalay. . Kung ang FFs ay paunang binago sa 0, pagkatapos ang counter ay dadaan sa serye sa ibaba habang inilalapat ang i / p pulses. Pansinin na ang isang asynchronous up-down counter ay mas mabagal kaysa sa isang UP counter / down counter dahil sa isang labis na pagkaantala sa pagpapalaganap na ipinakilala ng mga pintuang NAND.

Pagkakasunud-sunod ng Asynchronous Up-Down Counter

Pagkakasunud-sunod ng Asynchronous Up-Down Counter

Mga Kasabay na Counter

Dito sa uri ng mga counter , ang CLK i / ps ng lahat ng mga FF ay magkakakonekta at pinapagana ng i / p pulses. Kaya, lahat ng pagbabago ng FF ay nagsasaad agad. Ang circuit diagram sa ibaba ay isang tatlong bit na magkasabay na counter. Ang mga input na J at K ng flip-flop0 ay konektado sa TAAS. Ang Flip-flop 1 ay mayroong J & K i / ps na konektado sa o / p ng flip-flop0 (FF0), at ang mga input na J & K ng flip-flop2 (FF2) ay konektado sa o / p ng isang AND gate na ay pinakain ng o / ps ng flip-flop0 at flip-flop1. Kapag ang parehong mga output ng FF0 & FF1 ay TAAS. Ang positibong gilid ng ika-apat na CLK na pulso ay magdudulot sa FF2 na baguhin ang estado nito dahil sa AND gate.

Synchronous Counter Circuit Diagram

Synchronous Counter Circuit Diagram

Ang serye ng three bit counter table ay ibinibigay sa ibaba. Ang pangunahing bentahe ng mga counter na ito ay walang pagtaas ng pagkaantala ng oras dahil sa lahat ng FFs ay naisaaktibo nang kahanay. Sa gayon, ang pinakamataas na dalas ng pagpapatakbo ng kasabay na counter na ito ay magiging mas mataas kaysa sa katumbas na counter ng ripple.

Mga Pulso ng CLK ng Mga Kasabay na counter

Mga Pulso ng CLK ng Mga Kasabay na counter

Mga Kasabay na Counter ng Dekada

Ang mga magkasamang counter ay binibilang mula 0-9 na katulad ng asynchronous counter at pagkatapos ay muling pag-recycle ng zero. Ang prosesong ito ay ginagawa sa pamamagitan ng pagmamaneho ng 1010 na estado pabalik sa 0000 na estado. Ito ay tinatawag na pinutol na pagkakasunud-sunod, na maaaring idisenyo ng circuit sa ibaba.

Kasabay na Decade Counter Circuit Diagram

Kasabay na Decade Counter Circuit Diagram

Mula sa serye sa kaliwang talahanayan, maaari nating obserbahan ito

  • Mga ugnayan sa Q0 sa bawat pulso ng CLK
  • Ang Q1 ay nagbabago sa susunod na pulso ng orasan tuwing kailan ang Q0 = 1 at Q3 = 0.
  • Ang Q2 ay nagbabago sa susunod na pulso ng orasan tuwing oras kapag Q0 = Q1 = 1.
  • Ang Q3 ay nagbabago sa susunod na CLK pulse bawat isa sa bawat oras kapag Q0 = 1, Q1 = 1 & Q2 = 1 (count 7), o kapag Q0 = 1 & Q3 = 1 (count 9).
Pagkakasunud-sunod ng Synchronous Decade Counter

Pagkakasunud-sunod ng Synchronous Decade Counter

Ang mga katangian sa itaas ay nagtatrabaho sa AT gate o O gate . Ang diagram ng lohika ng ito ay ipinapakita sa diagram sa itaas.

Mga Kasabay na Up-Down na Counter

Ang isang tatlong bit na magkasabay na Up-Down counter, tabular form at serye ay ibinibigay sa ibaba. Ang ganitong uri ng counter ay may up-down control i / p na katulad ng asynchronous up-down counter, ginagamit iyon upang makontrol ang direksyon ng counter sa pamamagitan ng isang tiyak na serye.

Kasabay na Up-Down Counters Circuit Diagram

Kasabay na Up-Down Counters Circuit Diagram

Ipinapakita ang serye ng talahanayan

  • Mga ugnayan sa Q0 sa bawat CLK na pulso para sa parehong up at down na serye
  • Kapag ang Q0 = 1 para sa hanggang serye, pagkatapos ang estado ng Q1 ay nagbabago sa susunod na CLK na pulso.
  • Kapag ang Q0 = 0 para sa down series, pagkatapos ang estado ng Q1 ay nagbabago sa susunod na CLK pulse.
  • Kapag Q0 = Q1 = 1 para sa hanggang serye, pagkatapos ang estado ng Q2 ay nagbabago sa susunod na CLK na pulso.
  • Kapag ang Q0 = Q1 = 0 para sa down series, pagkatapos ay ang estado ng Q2 ay nagbabago sa susunod na CLK pulse.
Pagkakasunud-sunod ng Mga Kasabay na Mga Counter ng Dekada

Pagkakasunud-sunod ng Mga Kasabay na Mga Counter ng Dekada

Ang mga katangiang nasa itaas ay nagtatrabaho kasama ang AND gate, O gate at HINDI gate. Ang diagram ng lohika ng ito ay ipinapakita sa diagram sa itaas.

Mga aplikasyon ng counter

Ang mga application ng counter ay pangunahing nagsasangkot sa mga digital na orasan at sa multiplexing. Ang pinakamahusay na halimbawa ng counter ay kahanay sa serial data conversion logic na tinalakay sa ibaba.

Ang isang hanay ng mga piraso, gumaganap nang sabay-sabay sa mga parallel na linya ay tinatawag na parallel data. Ang isang hanay ng mga piraso, na gumaganap sa isang solong linya sa isang serye ng oras ay tinatawag na serial data. Ang Parallel-to-serial data conversion ay karaniwang ginagawa sa pamamagitan ng paggamit ng isang counter upang kayang bayaran ang isang binary series ng data, piliin ang i / ps ng isang MUX, tulad ng ipinaliwanag sa circuit sa ibaba.

Parallel-to-Serial Data Conversion

Parallel-to-Serial Data Conversion

Sa circuit sa itaas, ang modulo-8 counter ay binubuo ng Q o / ps, na konektado sa data, piliin ang i / ps ng isang 8-bit MUX . Ang unang 8-bit na pangkat ng parallel data ay inilalapat sa mga input ng MUX. Habang dumadaan ang counter sa isang seryeng binary mula 0-7, ang bawat bit ay nagsisimula sa D0, ay serally napili at naipasa sa pamamagitan ng MUX sa linya ng o / p. Pagkatapos ng mga pulso na 8-CLK, ang byte ng data ay binago sa isang serial format at ipinadala sa pamamagitan ng linya ng paghahatid. Pagkatapos, ang counter ay muling pinoproseso pabalik sa 0 at binago ang isa pang parallel byte nang serial muli sa katulad na proseso.

Sa gayon, lahat ito ay tungkol sa mga counter at uri ng counter, na kinabibilangan ng Mga Asynchronous Counter, Synchronous Counter, Asynchronous Decade Counters, Synchronous Decade Counters, Asynchronous Up-Down Counters at Synchronous Up-Down Counter. Bukod dito, ang anumang mga pagdududa tungkol sa paksang ito o mga timer at counter sa 8051 microcontroller mangyaring magkomento sa seksyon ng komento sa ibaba.