Ano ang isang Half Subtractor: Circuit gamit ang Logic Gates

Subukan Ang Aming Instrumento Para Sa Pagtanggal Ng Mga Problema





Sa domain ng electronics, ang pinakamahalagang konsepto na gumagana ang bawat bahagi ay ang ' Logic Gates '. Tulad ng konsepto ng mga gate ng lohika ay ipinatupad sa bawat pag-andar tulad ng sa integrated circuit, sensor, switching purpose, microcontrollers at processors, encryption at decryption na layunin, at iba pa. Bilang karagdagan sa mga ito, maraming mga application ng Logic Gates. Maraming uri ng mga gate ng lohika tulad ng Adder, Subtractor, Full Adder , Buong Bawas, Half Tagabawas, at marami pang iba. Kaya, nagbibigay ang artikulong ito ng sama-samang impormasyon ng kalahati ng circuit ng subtractor , kalahating talahanayan ng katotohanan ng nagbabawas , at mga kaugnay na konsepto.

Ano ang Half Subtractor?

Bago pag-usapan ang kalahating bawas, kailangan nating malaman ang pagbabawas ng binary. Sa pagbabawas ng binary, ang proseso ng pagbabawas ay pareho sa pagbabawas ng arithmetic. Sa pagbabawas ng arithmetic ang base 2 number system ay ginagamit samantalang sa binary pagbabawas, ang mga binary number ay ginagamit para sa pagbabawas. Ang mga nagresultang termino ay maaaring maitukoy sa pagkakaiba at paghiram.




Ang kalahating bawas ay ang pinakamahalaga kombinasyunal na circuit ng lohika na ginagamit sa digital electronics . Talaga, ito ay isang elektronikong aparato o sa ibang mga term, masasabi natin ito bilang isang circuit ng lohika. Ginagamit ang circuit na ito upang maisagawa ang dalawang pagbabawas ng binary digit. Sa nakaraang artikulo, napag-usapan na natin ang mga konsepto ng kalahating adder at isang buong circuit ng adder na gumagamit ng mga binary number para sa pagkalkula. Katulad nito, ang circuit ng nagbabawas ay gumagamit ng mga binary number (0,1) para sa pagbabawas. Ang circuit ng kalahating bawas ay maaaring maitayo sa dalawa mga gate ng lohika katulad ng NAND at EX-OR na mga gate . Ang circuit na ito ay nagbibigay ng dalawang elemento tulad ng pagkakaiba pati na rin sila nanghihiram.

Tulad ng pagbabawas sa binary, ang pangunahing digit ay 1, makakabuo tayo ng utang habang ang subtrahend 1 ay higit na mataas sa minuend 0 at dahil dito, mangangailangan ang paghiram. Ang sumusunod na halimbawa ay nagbibigay ng binary pagbabawas ng dalawang binary bits.



Unang Digit

Pangalawang Digit Pagkakaiba Manghiram

0

000

1

01

0

011

1

110

0

Sa ibawas sa itaas, ang dalawang digit ay maaaring kinatawan ng A at B. Ang dalawang digit na ito ay maaaring ibawas at ibibigay ang mga nagresultang piraso bilang pagkakaiba at paghiram.

Kapag naobserbahan namin ang unang dalawa at ikaapat na mga hilera, ang pagkakaiba sa pagitan ng mga hilera na ito, kung gayon ang pagkakaiba at paghiram ay magkatulad sapagkat ang subtrahend ay mas mababa kaysa sa minuend. Katulad nito, kapag sinusunod natin ang pangatlong hilera, ang halaga ng minuend ay ibabawas mula sa subtrahend. Kaya't ang pagkakaiba at paghiram ng mga bits ay 1 sapagkat ang subtrahend digit ay higit na mataas sa minuend digit.


Ang kombinasyong circuit na ito ay isang mahalagang tool para sa anumang uri ng digital circuit upang malaman ang mga posibleng kumbinasyon ng mga input at output. Halimbawa, kung ang nagbawas ay mayroong dalawang mga input pagkatapos ang mga resulta ay magiging apat. Ang o / p ng kalahating bawas ay nabanggit sa talahanayan sa ibaba na magpapahiwatig ng pagkakaiba-iba ng bit pati na rin ang pag-utang. Ang paliwanag sa talahanayan ng katotohanan ng circuit ay maaaring gawin sa pamamagitan ng paggamit ng mga gate ng lohika tulad ng EX-OR logic gate at AT operasyon ng gate na sinusundan ng HINDI gate.

Paglutas ng talahanayan ng katotohanan gamit ang K-Mapa ay ipinapakita sa ibaba.

kalahating nagbabawas k mapa

kalahating nagbabawas k mapa

Ang kalahating pagpapahayag ng nagbabawas gamit ang talahanayan ng katotohanan at ang K-map ay maaaring makuha bilang

Pagkakaiba (D) = ( x’y + xy ')

= x ⊕ y
Manghiram (B) = x’y

Lohikal na Circuit

Ang kalahating subtractor lohikal na circuit maaaring ipaliwanag sa pamamagitan ng paggamit ng mga gate ng lohika:

  • 1 XOR gate
  • 1 HINDI gate
  • 1 AT gate

Ang representasyon ay

Half Subtractor Logical Circuit

Half Subtractor Logical Circuit

Half-Subtractor Block Diagram

Ang diagram ng block ng kalahating bawas ay ipinakita sa itaas. Nangangailangan ito ng dalawang mga input pati na rin nagbibigay ng dalawang output. Narito ang mga input ay kinakatawan ng A & B, at ang mga output ay Pagkakaiba at Panghihiram.

Ang circuit sa itaas ay maaaring idisenyo gamit ang mga EX-OR & NAND na gate. Dito, ang NAND gate ay maaaring mabuo sa pamamagitan ng paggamit ng AT at HINDI mga gate. Kaya nangangailangan kami ng tatlong mga gate ng lohika para sa paggawa ng kalahati ng isang circuit ng subtractor lalo na ang EX-O gate, HINDI gate, at NAND gate.

Ang isang kumbinasyon ng AT at HINDI na gate ay gumagawa ng iba't ibang pinagsamang gate na pinangalanang NAND Gate. Ang Ex-OR na output ng gate ay ang kaunting Pagkakaiba at ang output ng NAND Gate ay magiging Pinahiram na bit para sa parehong mga input na A & B.

AT-Gate

Ang AND-gate ay isang uri ng digital logika ng gate na may maraming mga input at isang solong output at batay sa mga kumbinasyon ng mga input ay isasagawa nito ang lohikal na pagsasama. Kapag ang lahat ng mga input ng gate na ito ay mataas, kung gayon ang output ay magiging mataas kung hindi man ang output ay mababa. Ang diagram ng lohika ng AT gate na may talahanayan ng katotohanan ay ipinapakita sa ibaba.

AT Talahanayan ng Gate At Truth

AT Talahanayan ng Gate At Truth

HINDI Gate

Ang HINDI-gate ay isang uri ng digital na gate ng lohika na may isang solong pag-input at batay sa input na ang output ay mababaligtad. Halimbawa, kapag ang input ng HINDI gate ay mataas pagkatapos ay ang output ay mababa. Ang diagram ng lohika ng HINDI-gate na may talahanayan ng katotohanan ay ipinapakita sa ibaba. Sa pamamagitan ng paggamit ng ganitong uri ng gate ng lohika, maaari naming maisagawa ang mga pintuang NAND at NOR.

HINDI Gate At Truth Table

HINDI Gate At Truth Table

Ex-OR Gate

Ang Eksklusibo-O ​​o EX-O gate ay isang uri ng digital na gate ng lohika na may 2-input at solong output. Ang pagtatrabaho ng logic gate na ito ay nakasalalay sa OR gate. Kung ang sinuman sa mga input ng gate na ito ay mataas, kung gayon ang output ng EX-O gate ay magiging mataas. Ang simbolo at talahanayan ng katotohanan ng EX-OR ay ipinapakita sa ibaba.

XOR Gate At Truth Table

XOR Gate At Truth Table

Half Subtractor Circuit gamit ang Nand Gate

Ang pagdidisenyo ng nagbabawas ay maaaring gawin ng gamit ang mga gate ng lohika kagaya ng NAND gate & Ex-OR gate. Upang madisenyo ang kalahating subtractor circuit na ito, kailangan nating malaman ang dalawang konsepto na katulad ng pagkakaiba at paghiram.

Half Circuit ng Circuit gamit ang Logic Gates

Half Subtractor Circuit gamit ang Nand Gate

Kung maingat naming sinusubaybayan, malinaw na malinaw na ang pagkakaiba-iba ng pagpapatakbo na isinagawa ng circuit na ito na tumpak na nauugnay sa pagpapatakbo ng EX-O gate. Samakatuwid, maaari lamang naming gamitin ang EX-O gate para sa paggawa ng pagkakaiba. Sa parehong paraan, ang utang na ginawa ng kalahating adder circuit ay maaaring makamit lamang sa pamamagitan ng paggamit ng pagsasama ng mga gate ng lohika tulad ng AND- gate at NOT-gate.

Ang HS na ito ay maaari ding idisenyo sa pamamagitan ng paggamit ng mga pintuang NOR kung saan nangangailangan ito ng 5 mga pintuang NOR para sa konstruksyon. Ang circuit diagram na kalahating nagbabawas gamit ang mga pintuang NOR ay ipinapakita bilang:

Half Subtractor Paggamit Ni Nor Gates

Half Subtractor Paggamit Ni Nor Gates

Talahanayan ng Katotohanan

Unang Bit

Pangalawang Bit Pagkakaiba

(EX-O Lumabas)

Manghiram

(NAND Out)

0

000
101

0

0

11

1

110

0

VHDL at Testbench Code

Ang VHDL code para sa kalahating bawas ay ipinaliwanag tulad ng sumusunod:

library IEEE

gumamit ng IEEE.STD_LOGIC_1164.ALL

gumamit ng IEEE.STD_LOGIC_ARITH.ALL

gumamit ng IEEE.STD_LOGIC_UNSIGNED.ALL

entity Half_Sub1 ay

Port (a: sa STD_LOGIC

b: sa STD_LOGIC

HS_Diff: labas sa STD_LOGIC

HS_Borrow: out STD_LOGIC)

tapusin ang Half_Sub1

arkitektura Pag-uugali ng Half_Sub1 ay

magsimula

HS_Diff<=a xor b

HS_Borrow<=(not a) and b

Ang testbench code para sa HS ay ipinaliwanag tulad ng sa ibaba:

LIBRARY IEEE

GAMITIN ieee.std_logic_1164.ALL

ENTITY HS_tb AY

WAKAS HS_tb

ARCHITECTURE HS_tb NG HS_tb AY

KONSEKTO HS

PORT (a: IN std_logic

b: IN std_logic

HS_Diff: OUT std_logic

HS_Borrow: OUT std_logic

)

WAKAS NA KOMPONEN

signal a: std_logic: = ‘0’

signal b: std_logic: = ‘0’

signal HS_Diff: std_logic

signal HS_Borrow: std_logic

MAGSIMULA

bago: HS PORT MAP (

a => a,

b => b,

HS_Diff => HS_Diff,

HS_borrow => HS_borrow

)

stim_proc: proseso

magsimula

sa<= ‘0’

b<= ‘0’

maghintay ng 30 ns

sa<= ‘0’

b<= ‘1’

maghintay ng 30 ns

sa<= ‘1’

b<= ‘0’

maghintay ng 30 ns

sa<= ‘1’

b<= ‘1’

teka

proseso ng pagtatapos

WAKAS

Buong Tagabawas na Gumagamit ng Half Subtractor

Ang isang buong pagbabawas ay isang kombinasyong aparato na nagpapatakbo ng pagpapaandar ng pagbabawas sa pamamagitan ng paggamit ng dalawang piraso at mababawasan at maibabawan. Isinasaalang-alang ng circuit ang paghiram ng nakaraang output at mayroon itong tatlong mga input na may dalawang output. Ang tatlong mga input ay ang minuend, subtrahend at ang input na natanggap mula sa nakaraang output na kung saan ay humiram at ang dalawang output ay ang pagkakaiba at paghiram.

Buong Diagram ng Lohok ng Subtractor

Buong Diagram ng Lohok ng Subtractor

Ang talahanayan ng katotohanan para sa buong pagbabawas ay

Mga input Mga output
X Y Yin FS_Diff FS_Borrow
00000
00111
01011
01101
10010
10100
11000
11111

Sa talahanayan sa katotohanan sa itaas, ang lohikal na diagram ng mga ad ng circuit ng ad para sa pagpapatupad ng buong nagbawas na gumagamit ng kalahating mga nagbabawas ay ipinapakita sa ibaba:

Buong Bawas na Gumagamit ng HS

Buong Bawas na Gumagamit ng HS

Mga Kalamangan at Limitasyon ng Half Subtractor

Ang mga kalamangan ng kalahating nagbabawas ay:

  • Ang pagpapatupad at pagtatayo ng circuit na ito ay simple at madali
  • Ang circuit na ito ay gumagamit ng kaunting lakas sa pagproseso ng digital signal
  • maisasagawa ang mga pag-andar sa computational sa pinabuting mga rate ng bilis

Ang mga limitasyon ng kombinasyong circuit na ito ay:

Kahit na mayroong malawak na aplikasyon ng kalahating bawas sa maraming mga operasyon at pag-andar, may ilang mga limitasyon at ang mga ito ay:

  • Ang kalahati ng mga circuit ng subtractor ay hindi tatanggap ng 'Borrow-in' mula sa mga nakaraang output kung saan ito ang mahalagang drawback ng circuit na ito
  • Tulad ng maraming mga real-time na application na nagpapatakbo sa pagbabawas ng maraming bilang ng mga piraso, ang mga kalahating aparato na nagbabawas ay hindi nagtataglay ng anumang kakayahan na ibawas ang maraming mga piraso

Mga aplikasyon ng Half Subtractor

Ang mga aplikasyon ng kalahating nagbabawas ay kasama ang sumusunod.

  • Ginagamit ang kalahating bawas upang mabawasan ang lakas ng mga signal ng audio o radyo
  • Maaari itong maging ginamit sa amplifiers upang mabawasan ang pagbaluktot ng tunog
  • Half bawas ay ginamit sa ALU ng processor
  • Maaari itong magamit upang madagdagan at mabawasan ang mga operator at kinakalkula din ang mga address
  • Ginagamit ang kalahating bawas upang mabawasan ang hindi gaanong makabuluhang mga numero ng haligi. Para sa pagbabawas ng mga multi-digit na numero, maaari itong magamit para sa LSB.

Samakatuwid, mula sa kalahati sa itaas na teoryang nagbabawas, sa wakas, maaari nating isara na sa pamamagitan ng paggamit ng circuit na ito maaari nating ibawas mula sa isang binary na bit mula sa isa pa upang maibigay ang mga output tulad ng Pagkakaiba at Paghiram. Katulad nito, maaari naming idisenyo ang kalahating bawas gamit ang NAND gate circuit pati na rin ang mga NOR gate. Ang iba pang mga konsepto na dapat malaman ay kung ano ang kalahating subtractor verilog code at kung paano maaaring iguhit ang diagram ng skema ng RTL?